


# コンピュータ構成と設計 (7)

## マルチサイクル CPU 設計

李 亜民

2022 年 11 月 7 日 (月)

# コンピュータとコンピュータシステム




# 20 RISC-V 命令のまとめ

1. `add rd, rs1, rs2` # `rd <- rs1 + rs2`
2. `sub rd, rs1, rs2` # `rd <- rs1 - rs2`
3. `slt rd, rs1, rs2` # `rd <- rs1 < rs2 (signed)`
4. `xor rd, rs1, rs2` # `rd <- rs1 ^ rs2`
5. `or rd, rs1, rs2` # `rd <- rs1 | rs2`
6. `and rd, rs1, rs2` # `rd <- rs1 & rs2`
7. `slli rd, rs1, shamt` # `rd <- rs1 << shamt`
8. `srli rd, rs1, shamt` # `rd <- rs1 >> shamt`
9. `sraiw rd, rs1, shamt` # `rd <- rs1 >>>shamt`
10. `jalr rd, rs1, imm` # `rd <- pc+4; pc <- rs1+imm`
11. `addi rd, rs1, imm` # `rd <- rs1 + imm`
12. `xori rd, rs1, imm` # `rd <- rs1 ^ imm`
13. `ori rd, rs1, imm` # `rd <- rs1 | imm`
14. `andi rd, rs1, imm` # `rd <- rs1 & imm`
15. `lw rd, imm(rs1)` # `rd <- memory[rs1+imm]`
16. `sw rs2, imm(rs1)` # `memory[rs1+imm] <- rs2`
17. `beq rs1, rs2, label` # `if (rs1==rs2) pc <- label`
18. `bne rs1, rs2, label` # `if (rs1!=rs2) pc <- label`
19. `jal rd, label` # `rd <- pc+4; pc <- label`
20. `lui rd, imm` # `rd <- imm,000000000000`

# RV32I Base Instruction Set Encoding

0000000	rs2	rs1	000	rd	0110011	1. add
0100000	rs2	rs1	000	rd	0110011	2. sub
0000000	rs2	rs1	010	rd	0110011	3. slt
0000000	rs2	rs1	100	rd	0110011	4. xor
0000000	rs2	rs1	110	rd	0110011	5. or
0000000	rs2	rs1	111	rd	0110011	6. and
0000000	shamt	rs1	001	rd	0010011	7. slli
0000000	shamt	rs1	101	rd	0010011	8. srli
0100000	shamt	rs1	101	rd	0010011	9. srai
imm[11:0]		rs1	000	rd	1100111	10. jalr
imm[11:0]		rs1	000	rd	0010011	11. addi
imm[11:0]		rs1	100	rd	0010011	12. xori
imm[11:0]		rs1	110	rd	0010011	13. ori
imm[11:0]		rs1	111	rd	0010011	14. andi
imm[11:0]		rs1	010	rd	0000011	15. lw
imm[11:5]	rs2	rs1	010	imm[4:0]	0100011	16. sw
imm[12 10:5]	rs2	rs1	000	imm[4:1 11]	1100011	17. beq
imm[12 10:5]	rs2	rs1	001	imm[4:1 11]	1100011	18. bne
imm[20 10:1 11 19:12]				rd	1101111	19. jal
imm[31:12]				rd	0110111	20. lui


# RISC-V 単一サイクルコンピュータ



CPU + 命令メモリ Imem + データメモリ Dmem




# 単一サイクル CPU: jal のための回路



jal addr # lw 命令より早く終わることができる

# マルチサイクル RISC-V CPU




マルチサイクル方式は、

- 1 命令の実行を（同程度の処理量の）複数小作業に分割する
  - ▶ 各小作業を 1 クロックサイクルで処理する
  - ▶ 1 命令は複数クロックサイクルで実行される
- クロック・サイクル時間を短くする（動作周波数を高くする）

IF - 命令フェッチ (Instruction Fetch)  
ID - 命令デコード (Instruction Decode)  
EXE - 実行 (EXEcutioN)  
MEM - メモリ・アクセス (MEMory access)  
WB - 書き込み (Write Back)



# マルチサイクルの実装：有限状態機械




jalr, jal, beq, bne: 3 サイクル、lw: 5 サイクル、それ以外: 4 サイクル





# マルチサイクル CPU — メモリひとつ


- 命令用とデータ用に共有されたメモリ・モジュールをひとつ用いる
- レジスタ **IR** と **DR** を用いる<sup>1</sup>



<sup>1</sup>IR は Instruction Register, DR は Data Register の略

# マルチサイクル CPU — レジスタ ABC

レジスタ A, B, C を用いる




# 各状態に各命令の操作


命令	IF	ID	EAL	WAL
add			$C \leftarrow A + B$	$\text{Reg}[\text{rd}] \leftarrow C; \text{PC} \leftarrow \text{PC} + 4$
sub			$C \leftarrow A - B$	$\text{Reg}[\text{rd}] \leftarrow C; \text{PC} \leftarrow \text{PC} + 4$
slt			$C \leftarrow A < B$	$\text{Reg}[\text{rd}] \leftarrow C; \text{PC} \leftarrow \text{PC} + 4$
xor			$C \leftarrow A \wedge B$	$\text{Reg}[\text{rd}] \leftarrow C; \text{PC} \leftarrow \text{PC} + 4$
or			$C \leftarrow A \vee B$	$\text{Reg}[\text{rd}] \leftarrow C; \text{PC} \leftarrow \text{PC} + 4$
and			$C \leftarrow A \& B$	$\text{Reg}[\text{rd}] \leftarrow C; \text{PC} \leftarrow \text{PC} + 4$
slli			$C \leftarrow B \ll \text{sa}$	$\text{Reg}[\text{rd}] \leftarrow C; \text{PC} \leftarrow \text{PC} + 4$
srl			$C \leftarrow B \gg \text{sa}$	$\text{Reg}[\text{rd}] \leftarrow C; \text{PC} \leftarrow \text{PC} + 4$
srai			$C \leftarrow B \ggg \text{sa}$	$\text{Reg}[\text{rd}] \leftarrow C; \text{PC} \leftarrow \text{PC} + 4$
addi		$A \leftarrow \text{Reg}[\text{rs1}]$	$C \leftarrow A + \text{imm}$	$\text{Reg}[\text{rd}] \leftarrow C; \text{PC} \leftarrow \text{PC} + 4$
xori	$\text{IR} \leftarrow \text{mem}[\text{PC}]$	$B \leftarrow \text{Reg}[\text{rs2}]$	$C \leftarrow A \wedge \text{imm}$	$\text{Reg}[\text{rd}] \leftarrow C; \text{PC} \leftarrow \text{PC} + 4$
ori			$C \leftarrow A \vee \text{imm}$	$\text{Reg}[\text{rd}] \leftarrow C; \text{PC} \leftarrow \text{PC} + 4$
andi			$C \leftarrow A \& \text{imm}$	$\text{Reg}[\text{rd}] \leftarrow C; \text{PC} \leftarrow \text{PC} + 4$
lui			$C \leftarrow \text{imm} \ll 12$	$\text{Reg}[\text{rd}] \leftarrow C; \text{PC} \leftarrow \text{PC} + 4$
命令			<b>EBR</b>	
beq			if (A==B) PC←bra; else PC←PC+4	
bne			if (A!=B) PC←bra; else PC←PC+4	
jalr			$\text{Reg}[\text{rd}] \leftarrow \text{PC} + 4; \text{PC} \leftarrow \text{jalra}$	
jal			$\text{Reg}[\text{rd}] \leftarrow \text{PC} + 4; \text{PC} \leftarrow \text{jala}$	
命令			<b>ELS</b>	<b>MLD</b>
lw				$\text{DR} \leftarrow \text{mem}[\text{C}]$
命令				<b>WLD</b>
sw			$C \leftarrow A + \text{imm}$	$\text{Reg}[\text{rd}] \leftarrow \text{DR}; \text{PC} \leftarrow \text{PC} + 4$
				<b>MST</b>
				$\text{mem}[\text{C}] \leftarrow \text{B}; \text{PC} \leftarrow \text{PC} + 4$



# RISC-V add, ori: 2. ID 状態




$A \leftarrow \text{Reg}[rs1];$   
 $B \leftarrow \text{Reg}[rs2];$









# RISC-V add, ori: 4. WAL 状態




$\text{Reg}[\text{rd}] \leftarrow C;$   
 $\text{PC} \leftarrow \text{PC} + 4;$

# RISC-V beq, jalr, jal: 1. IF 状態




`IR ← mem[PC];`

# RISC-V beq, jalr, jal: 2. ID 状態





$A \leftarrow \text{Reg}[rs1];$   
 $B \leftarrow \text{Reg}[rs2];$






# RISC-V lw: 1. IF 状態




`IR ← mem[PC];`


# RISC-V lw: 2. ID 状態



$A \leftarrow \text{Reg}[rs1];$   
 $B \leftarrow \text{Reg}[rs2];$




# RISC-V lw: 3. ELS 状態



$C \leftarrow A + \text{imm};$




# RISC-V lw: 4. MLD 状態



`DR ← mem[C];`


# RISC-V lw: 5. WLD 状態



$\text{Reg}[\text{rd}] \leftarrow \text{DR};$   
 $\text{PC} \leftarrow \text{PC} + 4;$




# RISC-V sw: 1. IF 状態




`IR ← mem[PC];`

# RISC-V sw: 2. ID 状態




$A \leftarrow \text{Reg}[rs1];$   
 $B \leftarrow \text{Reg}[rs2];$






# RISC-V sw: 4. MST 状態



$\text{mem}[C] \leftarrow B; \text{PC} \leftarrow \text{PC} + 4;$


# RISC-V マルチサイクルコンピュータ



CPU + メモリ Mem

# RISC-V CPU とメモリの回路

## マルチサイクル RISC-V CPU + メモリ





# 課題 VII (100 点)

前回資料を参照し、乗算プログラムを、自分の単一サイクル CPU に実行させなさい。

sc\_computer\_mul の回路 :

