

コンピュータ構成と設計 (1)

RISC-V 命令セットアーキテクチャ

李 亜民

2022 年 9 月 26 日 (月)

授業のテーマ

● 授業のテーマ

単一サイクル CPU、マルチサイクル CPU、パイプライン CPU、浮動小数点演算処理装置、メモリ階層、入出力システム、高性能計算

● 授業の到達目標

コンピュータの物理的な仕組みと設計方法を学びます。特に、コンピュータを構成するプロセッサ内部のデータの流れ（データパス）とその制御部に関して、具体的な構成方法と設計の原理を理解します。さらに Altera Quartus II と ModelSim という実際のハードウェア設計にも使われているツールとハードウェア記述言語（Verilog HDL）を使用して簡単なプロセッサを設計し動作検証シミュレーションを行います。また、ハードウェアレベルのプログラミング言語であるアセンブラプログラミングについても学び、プロセッサの基本動作を理解します。そして、現代のコンピュータにおいて高速化の鍵となっている記憶階層について学習し、最後にネットワークや外部記憶その他の周辺装置について学びます。

● 授業の概要と方法

コンピュータの設計方法を学びます。さらに実際のハードウェア設計にも使われている言語とツールを使用して CPU を設計し動作検証シミュレーションを行ないます。

授業計画

- 1 RISC-V 命令セットアーキテクチャ (1)
- 2 RISC-V 命令セットアーキテクチャ (2)
- 3 回路設計と Verilog HDL
- 4 単一サイクル RISC-V CPU の設計 (1)
- 5 単一サイクル RISC-V CPU の設計 (2)
- 6 単一サイクル RISC-V CPU の設計 (3)
- 7 マルチサイクル RISC-V CPU の設計 (1)
- 8 マルチサイクル RISC-V CPU の設計 (2)
- 9 パイプライン RISC-V CPU の設計
- 10 浮動小数点演算処理装置
- 11 メモリ、キャッシュ、仮想メモリ、TLB
- 12 入出力システム
- 13 性能評価と高性能計算システム
- 14 MIPS CPU の設計

成績評価

- 成績評価

レポートの成績 × 70% + プロジェクトの成績 × 30%

- 課題レポートの提出：次回の授業開始前までに
いかなる理由でも遅延提出は認めない(遅刻厳禁)

課題レポートのフォーマット：PDF

課題レポートのファイル名：**cod-01-21k9999-名前.pdf**


(21k9999: 自分の ID ; 名前: 自分の名前)

課題レポートの提出：[学習支援システム \(Hoppii\)](#)

- RISC-V 命令セットアーキテクチャ

<https://riscv.org/technical/specifications/>


コンピュータとコンピュータシステム



コンピュータ言語

- ソフトウェア開発言語
 - ▶ 高級言語
 - ★ C, C++, Java, Fortran, Python, Perl, ...
 - ▶ アセンブリ言語
 - ★ Intel x86, MIPS, ARM, SPARC, RISC-V, ...
 - ▶ 機械語（二進数）
 - ★ Intel x86, MIPS, ARM, SPARC, RISC-V, ...
- ハードウェア設計言語
 - ▶ Verilog HDL, VHDL, SystemVerilog, SystemC, Chisel, ...

ソフトウェア開発の手順



```
swap(int v[], int k){  
    int temp;  
    temp = v[k];  
    v[k] = v[k+1];  
    v[k+1] = temp;  
}
```

swap:

```
slli a1,a1,2 # k*4  
add a0,a0,a1 # v+k*4  
lw a4,0(a0) # ld v[k]  
lw a5,4(a0) # ld v[k+1]  
sw a5,0(a0) # st v[k+1]  
sw a4,4(a0) # st v[k]  
jr ra # return
```

バイナリ機械語ライブラリ

```
00000000001001011001010110010011  
0000000010110101010000010100110011  
00000000000001010010011100000011  
00000000010001010010011110000011  
00000000111101010010000000100011  
00000000111001010010001000100011  
0000000000000000100000001100111
```

RISC-V アセンブリ言語プログラムの例

```
.text          # code segment
main:         # program entry
    addi x4, x0, 12    # reg[4] <= reg[0] + 12 = 12
    addi x5, x0, 13    # reg[5] <= reg[0] + 13 = 13
    add  x6, x4, x5     # reg[6] <= reg[4] + reg[5]
.end          # end of program
```

<code>.text</code>	コードセグメント
<code># ***</code>	コメント
<code>main:</code>	ラベル(ラベル <code>main:</code> はプログラム入り口)
<code>addi, add</code>	RISC-V 命令
<code>x0, x4, x5, x6</code>	RISC-V レジスタ(レジスタ <code>x0</code> は常に 0 である)
<code>.end</code>	おわり

RISC-V 命令の例

```
1. add rd, rs1, rs2    # rd <- rs1 + rs2
2. sub rd, rs1, rs2    # rd <- rs1 - rs2
3. slt rd, rs1, rs2    # rd <- rs1 < rs2 (signed)
4. xor rd, rs1, rs2    # rd <- rs1 ^ rs2
5. or  rd, rs1, rs2    # rd <- rs1 | rs2
6. and rd, rs1, rs2    # rd <- rs1 & rs2
7. slli rd, rs1, shamt # rd <- rs1 << shamt
8. srli rd, rs1, shamt # rd <- rs1 >> shamt
9. srai rd, rs1, shamt # rd <- rs1 >>>shamt
10. jalr rd, rs1, imm   # rd <- pc+4; pc <- rs1+imm
11. addi rd, rs1, imm   # rd <- rs1 + imm
12. xori rd, rs1, imm   # rd <- rs1 ^ imm
13. ori  rd, rs1, imm   # rd <- rs1 | imm
14. andi rd, rs1, imm   # rd <- rs1 & imm
15. lw   rd, imm(rs1)   # rd <- memory[rs1+imm]
16. sw   rs2, imm(rs1)  # memory[rs1+imm] <- rs2
17. beq  rs1, rs2, label # if (rs1==rs2) pc <- label
18. bne  rs1, rs2, label # if (rs1!=rs2) pc <- label
19. jal  rd, label      # rd <- pc+4; pc <- label
20. lui  rd, imm        # rd <- imm,000000000000
```

RISC-V Instruction Format

31	30	25	24	21	20	19	15	14	12	11	8	7	6	0	
funct7		rs2			rs1	funct3		rd			opcode		R-type		
add, sub, slt, xor, or, and						add rd, rs1, rs2									
funct7		shamt			rs1	funct3		rd			opcode		H-type		
slli, srli, srai						slli rd, rs1, shamt									
imm[11:0]					rs1	funct3		rd			opcode		I-type		
jalr, addi, xori, ori, andi, lw						jalr rd, rs1, imm; addi rd, rs1, imm; lw rd, imm(rs1)									
imm[11:5]			rs2		rs1	funct3		imm[4:0]		opcode		S-type			
sw						sw rs2, imm(rs1)									
imm[12]	imm[10:5]		rs2		rs1	funct3		imm[4:1]	imm[11]		opcode		B-type		
beq, bne						beq rs1, rs2, label									
imm[20]		imm[10:1]		imm[11]		imm[19:12]		rd			opcode		J-type		
jal						jal rd, label									
imm[31:12]								rd			opcode		U-type		
lui						lui rd, imm									

RISC-V Registers

Register	ABI Name	Description
x0	zero	Hard-wired zero
x1	ra	Return address
x2	sp	Stack pointer
x3	gp	Global pointer
x4	tp	Thread pointer
x5	t0	Temporary / alternate link register
x6-7	t1-2	Temporaries
x8	s0 / fp	Saved register / frame pointer
x9	s1	Saved register
x10-11	a0-1	Function arguments / return values
x12-17	a2-7	Function arguments
x18-27	s2-11	Saved registers
x28-31	t3-6	Temporaries

RV32I Base Instruction Set Encoding

0000000	rs2	rs1	000	rd	0110011	1.	add
0100000	rs2	rs1	000	rd	0110011	2.	sub
0000000	rs2	rs1	010	rd	0110011	3.	slt
0000000	rs2	rs1	100	rd	0110011	4.	xor
0000000	rs2	rs1	110	rd	0110011	5.	or
0000000	rs2	rs1	111	rd	0110011	6.	and
0000000	shamt	rs1	001	rd	0010011	7.	slli
0000000	shamt	rs1	101	rd	0010011	8.	srlr
0100000	shamt	rs1	101	rd	0010011	9.	srai
imm[11:0]		rs1	000	rd	1100111	10.	jalr
imm[11:0]		rs1	000	rd	0010011	11.	addi
imm[11:0]		rs1	100	rd	0010011	12.	xori
imm[11:0]		rs1	110	rd	0010011	13.	ori
imm[11:0]		rs1	111	rd	0010011	14.	andi
imm[11:0]		rs1	010	rd	0000011	15.	lw
imm[11:5]	rs2	rs1	010	imm[4:0]	0100011	16.	sw
imm[12 10:5]	rs2	rs1	000	imm[4:1 11]	1100011	17.	beq
imm[12 10:5]	rs2	rs1	001	imm[4:1 11]	1100011	18.	bne
imm[20 10:1 11 19:12]				rd	1101111	19.	jal
imm[31:12]				rd	0110111	20.	lui

1. add (Add)

31	25	24	20	19	13	14	12	11	7	6	0
func7			rs2		rs1		func3		rd		opcode
0000000			rs2		rs1		000		rd		0110011

```
add rd, rs1, rs2    # rd <- rs1 + rs2
```

命令の意味: レジスタ **rs1** に格納されている値とレジスタ **rs2** に格納されている値を加算して、その結果をレジスタ **rd** に格納する。

例:

```
add x8, x6, x7
```

For example,

```
if reg[6] = 2
   reg[7] = 3
then reg[8] = 0000 0000 0000 0000 0000 0000 0000 0010 ( 2)
             + 0000 0000 0000 0000 0000 0000 0000 0011 ( 3)
             = 0000 0000 0000 0000 0000 0000 0000 0101 ( 5)
```

2. sub (Subtraction)

31	25	24	20	19	13	14	12	11	7	6	0
func7			rs2		rs1		func3		rd		opcode
0100000			rs2		rs1		000		rd		0110011

```
sub rd, rs1, rs2    # rd <- rs1 - rs2
```

命令の意味: レジスタ **rs1** に格納されている値とレジスタ **rs2** に格納されている値を減算して、その結果をレジスタ **rd** に格納する。


例:

```
sub x8, x6, x7
```

For example,

```
if reg[6] = 2
  reg[7] = 3
then reg[8] = 0000 0000 0000 0000 0000 0000 0000 0010 ( 2)
             - 0000 0000 0000 0000 0000 0000 0000 0011 ( 3)
             = 1111 1111 1111 1111 1111 1111 1111 1111 (-1)
```

3. slt (Set on Less Than)



```
slt rd, rs1, rs2    # rd <- rs1 < rs2 (signed)
```

命令の意味: レジスタ **rs1** に格納されている値とレジスタ **rs2** に格納されている値を比較して、その結果をレジスタ **rd** に格納する。

例:

```
slt x8, x6, x7
```

For example,

```
if reg[6] = 2
  reg[7] = 3
then reg[8] = 1 because 2 < 3 is true
if reg[6] = 3
  reg[7] = 2
then reg[8] = 0 because 3 < 2 is false
```

4. xor (Exclusive Or)

31	25	24	20	19	13	14	12	11	7	6	0
func7			rs2		rs1		func3		rd		opcode
0000000			rs2		rs1		100		rd		0110011

```
xor rd, rs1, rs2    # rd <- rs1 ^ rs2
```

命令の意味: レジスタ **rs1** に格納されている値とレジスタ **rs2** に格納されている値の排他的論理和を取り、その結果をレジスタ **rd** に格納する。


例:

```
xor x8, x6, x7
```

For example,

```
if reg[6] = 6
   reg[7] = 3
then reg[8] = 0000 0000 0000 0000 0000 0000 0000 0110 ( 6)
             ^ 0000 0000 0000 0000 0000 0000 0000 0011 ( 3)
             = 0000 0000 0000 0000 0000 0000 0000 0101 ( 5)
```


5. or (Or)



```
or rd, rs1, rs2 # rd <- rs1 | rs2
```

命令の意味: レジスタ **rs1** に格納されている値とレジスタ **rs2** に格納されている値の論理和を取り、その結果をレジスタ **rd** に格納する。

例:

```
or x8, x6, x7
```

For example,

```
if reg[6] = 6
   reg[7] = 3
then reg[8] = 0000 0000 0000 0000 0000 0000 0000 0110 ( 6)
             | 0000 0000 0000 0000 0000 0000 0000 0011 ( 3)
             = 0000 0000 0000 0000 0000 0000 0000 0111 ( 7)
```

6. and (And)

31	25	24	20	19	13	14	12	11	7	6	0
func7			rs2		rs1		func3		rd		opcode
0000000			rs2		rs1		111		rd		0110011

```
and rd, rs1, rs2    # rd <- rs1 & rs2
```

命令の意味: レジスタ **rs1** に格納されている値とレジスタ **rs2** に格納されている値の論理積を取り、その結果をレジスタ **rd** に格納する。


例:

```
and x8, x6, x7
```

For example,

```
if reg[6] = 6
   reg[7] = 3
then reg[8] = 0000 0000 0000 0000 0000 0000 0000 0110 ( 6)
             & 0000 0000 0000 0000 0000 0000 0000 0011 ( 3)
             = 0000 0000 0000 0000 0000 0000 0000 0010 ( 2)
```

7. slli (Shift Left Logical Immediate)



```
slli rd, rs1, shamt # rd <- rs1 << shamt
```

命令の意味: レジスタ **rs1** に格納されている値を **shamt** ビット左に論理シフトして、その結果をレジスタ **rd** に格納する。

例:


```
slli x8, x6, 4
```

For example,

```
if reg[6] = 0000 0000 0000 0000 0000 0000 0000 0010
```

```
then reg[8] = 0000 0000 0000 0000 0000 0000 0000 0010 << 4  
            = 0000 0000 0000 0000 0000 0000 0010 0000
```

8. srli (Shift Right Logical Immediate)



```
srli rd, rs1, shamt # rd <- rs1 >> shamt
```

命令の意味: レジスタ **rs1** に格納されている値を **shamt** ビット右に論理シフトして、その結果をレジスタ **rd** に格納する。

例:

```
srli x8, x6, 4
```

For example,

```
if reg[6] = 1111 0000 0000 0000 0000 0000 0000 0010
```

```
then reg[8] = 1111 0000 0000 0000 0000 0000 0000 0010 >> 4  
             = 0000 1111 0000 0000 0000 0000 0000 0000
```

9. srai (Shift Right Arithmetic Imm.)

31	25 24	20 19	13 14	12 11	7 6	0
func7	shamt	rs1	func3	rd	opcode	
0100000	rs2	rs1	101	rd	0010011	

```
srai rd, rs1, shamt # rd <- rs1 >>> shamt
```

命令の意味: レジスタ **rs1** に格納されている値を **shamt** ビット右に算術シフトして、その結果をレジスタ **rd** に格納する。

例:


```
srai x8, x6, 4
```

For example,

```
if reg[6] = 1111 0000 0000 0000 0000 0000 0000 0010
```

```
then reg[8] = 1111 0000 0000 0000 0000 0000 0000 0010 >>> 4  
            = 1111 1111 0000 0000 0000 0000 0000 0000
```

10. jalr (Jump And Link Register)



jalr rd, rs1, imm # rd <- pc+4; pc <- (rs1+\$signed(imm[11:0]))&0xffffffe

命令の意味: pc + 4 の値をレジスタ **rd** に格納する。レジスタ **rs1** に格納されている値と 2 の補数で表される即値 **imm** を加算して、最下位ビットをゼロにして、その結果をジャンプ先アドレスとしてジャンプする。例:


```
jalr x0, x1, 0          # = ret ra
```

For example,

```
if reg[1] = 0000 0000 0000 0000 0000 0000 1111 0001
```

```
then pc      = 0000 0000 0000 0000 0000 0000 1111 0000
```

11. addi (Add Immediate)



```
addi rd, rs1, imm    # rd <- rs1 + $signed(imm[11:0])
```

命令の意味: レジスタ **rs1** に格納されている値と 2 の補数で表される即値 **imm** を加算して、その結果をレジスタ **rd** に格納する。

例:


```
addi x8, x6, -1
```

For example,

```
if reg[6] = 2
```

```
then reg[8] = 0000 0000 0000 0000 0000 0000 0000 0010  ( 2)
             + 1111 1111 1111 1111 1111 1111 1111 1111  (-1)
             = 0000 0000 0000 0000 0000 0000 0000 0001  ( 1)
```

12. xori (Exclusive Or Immediate)



```
xori rd, rs1, imm    # rd <- rs1 ^ $signed(imm[11:0])
```

命令の意味: レジスタ **rs1** に格納されている値と 2 の補数で表される即値 **imm** の排他的論理和を取り, その結果をレジスタ **rd** に格納する。

例:


```
xori x8, x6, 0xf
```

For example,

```
if reg[6] = xxxx xxxx xxxx xxxx xxxx xxxx xxxx 1010
```

```
then reg[8] = xxxx xxxx xxxx xxxx xxxx xxxx xxxx 1010  
             ^ 0000 0000 0000 0000 0000 0000 0000 1111  
             = xxxx xxxx xxxx xxxx xxxx xxxx xxxx 0101
```


13. ori (Or Immediate)



```
ori rd, rs1, imm    # rd <- rs1 | $signed(imm[11:0])
```

命令の意味: レジスタ **rs1** に格納されている値と 2 の補数で表される即値 **imm** の論理和を取り、その結果をレジスタ **rd** に格納する。

例:


```
ori x8, x6, 0xf
```

For example,

```
if reg[6] = xxxx xxxx xxxx xxxx xxxx xxxx xxxx xxxx
```

```
then reg[8] = xxxx xxxx xxxx xxxx xxxx xxxx xxxx xxxx
              | 0000 0000 0000 0000 0000 0000 0000 1111
              = xxxx xxxx xxxx xxxx xxxx xxxx xxxx 1111
```

14. andi (And Immediate)



```
andi rd, rs1, imm    # rd <- rs1 & $signed(imm[11:0])
```

命令の意味: レジスタ **rs1** に格納されている値と 2 の補数で表される即値 **imm** の論理積を取り、その結果をレジスタ **rd** に格納する。

例:


```
andi x8, x6, 0xf
```

For example,

```
if   reg[6] = xxxx xxxx xxxx xxxx xxxx xxxx 1010
```

```
then reg[8] = xxxx xxxx xxxx xxxx xxxx xxxx 1010  
            & 0000 0000 0000 0000 0000 0000 0000 1111  
            = 0000 0000 0000 0000 0000 0000 0000 1010
```

15. lw (Load Word)



```
lw rd, imm(rs1) # rd <- memory[rs1 + $signed(imm[11:0])]
```

命令の意味: レジスタ **rs1** に格納されている値と 2 の補数で表される即値 **imm** の和をメモリ・アドレスとし、そのアクセスしたメモリのデータをレジスタ **rd** に格納する。例:

```
lw x8, 4(x6)
```


For example,

```
if reg[6] = 12
```

```
mem[16] = 3
```

```
then reg[8] = mem[12+4] = mem[16] = 3
```

16. sw (Store Word)



```
sw  rs2, imm(rs1)  # memory[rs1 + $signed(imm[11:0])] <- rs2
```

命令の意味: レジスタ **rs1** に格納されている値と 2 の補数で表される即値 **imm** の和をメモリ・アドレスとし、そのアクセスしたメモリにレジスタ **rs2** に格納されている値を書き込む。例:

```
sw  x8, 4(x6)
```

For example,

```
if  reg[6] = 12
```

```
    reg[8] = 3
```

```
then mem[12+4] = mem[16] = reg[8] = 3
```

17. beq (Branch on Equal)

31	25	24	20	19	13	14	12	11	7	6	0
imm[12 10:5]	rs2	rs1	func3	imm[4:1 11]	opcode						
imm[12 10:5]	rs2	rs1	000	imm[4:1 11]	1100011						

beq rs1, rs2, label # if (rs1 == rs2) pc <- pc + \$signed({imm[12:1],0})

命令の意味: レジスタ **rs1** に格納されている値とレジスタ **rs2** に格納されている値が等しければ、分岐する。

分岐先アドレスは $pc + \$signed(\{imm[12:1],0\})$ である。例:

```
beq x8, x0, label
```

For example,

```
if reg[8] == 0 (equal, note: reg[0] = 0)
then pc = pc + $signed({imm[12:1],0})
else pc = pc + 4
```

18. bne (Branch on Not Equal)

31	25	24	20	19	13	14	12	11	7	6	0
imm[12 10:5]	rs2	rs1	func3	imm[4:1 11]	opcode						
imm[12 10:5]	rs2	rs1	001	imm[4:1 11]	1100011						

bne rs1, rs2, label # if (rs1 != rs2) pc <- pc + \$signed({imm[12:1],0})

命令の意味: レジスタ **rs1** に格納されている値とレジスタ **rs2** に格納されている値が等しくなければ、分岐する。


分岐先アドレスは $pc + \$signed(\{imm[12:1],0\})$ である。例:

```
bne x8, x0, label
```

For example,

```
if reg[8] != 0 (equal, note: reg[0] = 0)
then pc = pc + $signed({imm[12:1],0})
else pc = pc + 4
```

19. jal (Jump And Link)



```
jal rd, label      # rd <- pc + 4; pc <- pc + $signed({imm[20:1],0})
```

命令の意味: `pc + 4` の値をレジスタ `rd` に格納する。`pc` に格納されている値と 2 の補数で表される即値 `imm` を加算して、その結果をジャンプ先アドレスとしてジャンプする。例:

```
jal x1, subroutine # = call subroutine
```

For example,

```
reg[1] = pc + 4      # save return address, use ret x1 to return  
pc = subroutine     # jump to subroutine
```

20. lui (Load Upper Immediate)



```
lui rd, imm      # rd <- {imm[31:12],0000000000000}
```

命令の意味: 即値 {imm[31:12],0000000000000} をレジスタ rd に格納する。

例:

```
lui x8, 0xfffff
```

For example,
reg[8] = 0xfffff000

20 RISC-V 命令のまとめ

1. add rd, rs1, rs2 # rd <- rs1 + rs2
2. sub rd, rs1, rs2 # rd <- rs1 - rs2
3. slt rd, rs1, rs2 # rd <- rs1 < rs2 (signed)
4. xor rd, rs1, rs2 # rd <- rs1 ^ rs2
5. or rd, rs1, rs2 # rd <- rs1 | rs2
6. and rd, rs1, rs2 # rd <- rs1 & rs2
7. slli rd, rs1, shamt # rd <- rs1 << shamt
8. srli rd, rs1, shamt # rd <- rs1 >> shamt
9. sraiw rd, rs1, shamt # rd <- rs1 >>>shamt
10. jalr rd, rs1, imm # rd <- pc+4; pc <- rs1+imm
11. addi rd, rs1, imm # rd <- rs1 + imm
12. xori rd, rs1, imm # rd <- rs1 ^ imm
13. ori rd, rs1, imm # rd <- rs1 | imm
14. andi rd, rs1, imm # rd <- rs1 & imm
15. lw rd, imm(rs1) # rd <- memory[rs1+imm]
16. sw rs2, imm(rs1) # memory[rs1+imm] <- rs2
17. beq rs1, rs2, label # if (rs1==rs2) pc <- label
18. bne rs1, rs2, label # if (rs1!=rs2) pc <- label
19. jal rd, label # rd <- pc+4; pc <- label
20. lui rd, imm # rd <- imm,000000000000

RISC-V アセンブリ言語プログラムの例


```
.text          # code segment
main:         # program entry
    addi x4, x0, 12    # reg[4] <= reg[0] + 12 = 12
    addi x5, x0, 13    # reg[5] <= reg[0] + 13 = 13
    add  x6, x4, x5     # reg[6] <= reg[4] + reg[5]
.end          # end of program
```

<code>.text</code>	コードセグメント
<code># ***</code>	コメント
<code>main:</code>	ラベル(ラベル <code>main:</code> はプログラム入り口)
<code>addi, add</code>	RISC-V 命令
<code>x0, x4, x5, x6</code>	RISC-V レジスタ(レジスタ <code>x0</code> は常に 0 である)
<code>.end</code>	おわり

Rivasm ダウンロード

- RISC-V アセンブリ言語プログラムを RISC-V 機械語に直しても、パソコンで直接に実行できません
- なぜなら、パソコンの CPU が Intel x86 機械語しかわかりません
- 従って、RISC-V シミュレータが必要になります
- Rivasm シミュレータをダウンロードします：
<https://yamin.cis.k.hosei.ac.jp/rivasm/rivasm.jar>
- そして、rivasm.jar アイコンをダブルクリックし、または、ターミナルで下のコマンドを実行します：
`java -jar rivasm.jar`

Rivasm を実行



The screenshot shows the Rivasm interface with three windows:

- Main Window:** Displays assembly code for a program that prints a Pascal's triangle. The code includes instructions like `addi a0, a5, 1`, `dliw a5, a5, a5`, `sw a5, 20(a)`, `lw a5, 20(a)`, `li a2, 10`, `call maddner`, `sw a5, 20(a)`, `li a2, 10`, `addi a0, a5, -32(a)`, `sw a5, 20(a)`, `li a5, 3`, `sw a5, 17(a)`, `lw ra, 20(a)`, `sw ra, 14(a)`, `addi a0, a5, 32`, and `sw a0, 0(a)`.
- Editor Window:** Shows the C source code:

```
1 #include <stdio.h>
2
3 int main() {
4     printf("\n");
5     for (i = 0; i <= n; i++) {
6         printf("%04d", i);
7         for (j = 1; j <= n - i; j++)
8             printf(" ");
9         printf("\n");
10    }
11    printf("\n");
12    return 0;
13 }
```
- Console Window:** Shows the program's output:

```
debug: The program finished
debug: main
[rivasm] quit
[rivasm] rivasm triangle.s
debug: run
debug: Pascal triangle
input a number n (n <= 12): 12
debug:
0 0
1 1
2 1 1
3 1 2 1
4 1 3 3 1
5 1 4 6 4 1
6 1 5 10 10 5 1
7 1 6 15 20 15 6 1
8 1 7 21 35 35 21 7 1
9 1 8 28 56 70 56 28 8 1
10 1 9 36 84 120 120 84 36 9 1
11 1 10 45 120 210 252 210 120 45 10 1
12 1 11 55 165 350 462 462 350 165 55 11 1
debug: The program finished
debug: |
```


Main Window Editor Window Console Window

Rivasm の使い方については、

<https://yamin.cis.k.hosei.ac.jp/rivasm/>

を参照ください

add.s プログラムを編集



```
1 .text           # code segment
2 main:          # program entry
3     addi x4, x0, 12  # reg[4] <= reg[0] + 12 = 12
4     addi x5, x0, 13  # reg[5] <= reg[0] + 13 = 13
5     add  x6, x4, x5  # reg[6] <= reg[4] + reg[5]
6 .end          # end of program
7
8
9
10
11
```

Open Save Assemble Samples Instructions

プログラムを編集して、
Assemble ボタンをクリック

add.s プログラムをステップで実行

Rivasm - A RISC-V RV32IM Assembler and Simulator V1.0

```
0x00000000: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000020: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000040: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000060: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000080: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x000000a0: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x000000c0: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x000000e0: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
```

```
        .text                # code segment
main:   # program entry
0x00000000: 0x00c00213      addi x4, x0, 12      # reg[4] <= reg[0] + 12 = 12
0x00000004: 0x00d00293      addi x5, x0, 13      # reg[5] <= reg[0] + 13 = 13
0x00000008: 0x00f520333     add  x6, x4, x5      # reg[6] <= reg[4] + reg[5]
        .end                # end of program
```

zero(x0): 0x00000000
ra (x1): 0x000ffff0
sp (x2): 0x0000fff0
gp (x3): 0x00000000
tp (x4): 0x00000000
t0 (x5): 0x00000000
t1 (x6): 0x00000000
t2 (x7): 0x00000000

番地 命令コード (16進) データメモリ レジスタ

Edit Step Goto ASCII Run Quit Xilinx Altera Verilog

最初の状態。

step ボタンをクリックすると、
addi \$4, \$0, 12 を実行する

add.s プログラムをステップで実行

```
0x00000000: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000020: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000040: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000060: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000080: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x000000a0: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x000000c0: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x000000e0: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000

        .text                # code segment
main:    # program entry
0x00000000: 0x00c00213      addi x4, x0, 12      # reg[4] <= reg[0] + 12 = 12
0x00000004: 0x00d00233      addi x5, x0, 13      # reg[5] <= reg[0] + 13 = 13
0x00000008: 0x00520333      add  x6, x4, x5      # reg[6] <= reg[4] + reg[5]
        .end                # end of program
```

zero(x0): 0x00000000
ra (x1): 0x000ffff0
sp (x2): 0x0000fff0
gp (x3): 0x00000000
tp (x4): 0x0000000c
t0 (x5): 0x00000000
t1 (x6): 0x00000000
t2 (x7): 0x00000000

Edit Step Goto ASCII Run Quit Xilinx Altera Verilog

addi \$4, \$0, 12 を実行した。\$4 = 12 (16進のc)。
step ボタンをクリックすると、
addi \$5, \$0, 13 を実行する

add.s プログラムをステップで実行

```
Rivasm - A RISC-V RV32IM Assembler and Simulator V1.0

0x00000000: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000020: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000040: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000060: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000080: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x000000a0: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x000000c0: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x000000e0: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000


        .text                # code segment
main:   # program entry
0x00000000: 0x00c00213      addi x4, x0, 12      # reg[4] <= reg[0] + 12 = 12
0x00000004: 0x00d00293      addi x5, x0, 13      # reg[5] <= reg[0] + 13 = 13
0x00000008: 0x00520333      add  x6, x4, x5      # reg[6] <= reg[4] + reg[5]
        .end                # end of program

zero(x0): 0x00000000
ra (x1):  0x000ffff0
sp (x2):  0x0000fff0
gp (x3):  0x00000000
tp (x4):  0x0000000c
t0 (x5):  0x0000000d
t1 (x6):  0x00000000
t2 (x7):  0x00000000

[Edit] [Step] [Goto] [ASCII] [Run] [Quit] [Xilinx] [Altera] [Verilog]
```

addi \$5, \$0, 13 を実行した。\$5 = 13 (16進のd)。
step ボタンをクリックすると、
add \$6, \$4, \$5 を実行する

add.s プログラムをステップで実行



The screenshot shows the Rivasm - A RISC-V RV32IM Assembler and Simulator V1.0 window. The main area displays assembly code with memory addresses on the left. The line `0x00000008: 0x00520333 add x6, x4, x5` is highlighted in blue. To the right, a register window shows the value of `t1 (x6)` as `0x00000019`. At the bottom, a control bar contains buttons for Edit, Step, Goto, ASCII, Run, Quit, Xilinx, Altera, and Verilog.

```
0x00000000: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000020: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000040: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000060: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x00000080: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x000000a0: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x000000c0: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000
0x000000e0: 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000

        .text                # code segment
main:   # program entry
0x00000000: 0x00c00213      addi x4, x0, 12      # reg[4] <= reg[0] + 12 = 12
0x00000004: 0x00d00293      addi x5, x0, 13      # reg[5] <= reg[0] + 13 = 13
0x00000008: 0x00520333      add x6, x4, x5       # reg[6] <= reg[4] + reg[5]
        .end                # end of program
```

zero(x0): 0x00000000
ra (x1): 0x000ffff0
sp (x2): 0x0000fff0
gp (x3): 0x00000000
tp (x4): 0x0000000c
t0 (x5): 0x0000000d
t1 (x6): 0x00000019
t2 (x7): 0x00000000

Edit Step Goto ASCII Run Quit Xilinx Altera Verilog

add \$6, \$4, \$5 を実行した。 $\$6 = 25$ (16進の19)。
つまり、 $12 + 13 = 25$ 。
CPU がプログラムを実行する際、こんな感じ

課題 I (100 点)

Using `li x2, 0xcafebabe` can write a 32-bit immediate 0xcafebabe to `reg[2]`. Explain why it must be translated into two instructions. Write `x = 0x91e5df78` and `y = 0xa64fec53` to `reg[2]` and `reg[3]`, respectively, and perform

`reg[4] = x AND y;`

`reg[5] = x OR y;`

`reg[6] = NOT x;`

`reg[7] = x << 8;`

`reg[8] = x >> 8;`

`reg[9] = x >>> 8;`

```
sp (x2): 0x91e5df78
gp (x3): 0xa64fec53
```

(Hint: for 1-bit x , $x \oplus 0 = x$; $x \oplus 1 = \bar{x}$)

(shift x to the left by 8 bits)

(shift x to the right logically by 8 bits)

(shift x to the right arithmetically by 8 bits)

Simulate your codes with Rivasm, and explain the results.

Submit your report to <https://hoppii.hosei.ac.jp/portal/> before the next lecture starts. File name:

`cod-01-21k9999-名前.pdf` (21k9999: your ID; 名前: your name)

